Chip de memoria DDR3 NT5CC128M16IP-DI: transferencia de datos de alta velocidad y funciones avanzadas para la integridad de los datos y el ahorro de energía

El NT5CC128M16IP-DI es un chip de memoria DDR3 diseñado para usarse en la placa de control Antminer S9. Con una arquitectura de captación previa de 8n y reloj diferencial y luz estroboscópica de datos, este chip permite velocidades de transferencia de datos dobles de alta velocidad de hasta 1866 Mb/seg/pin para aplicaciones de uso general. El chip está configurado internamente como ocho bancos de DRAM, y los chips de 2 Gb están organizados como dispositivos de 32 Mbit x 8 E/S x 8 bancos o 16 Mbit x 16 E/S x 8 bancos. El NT5CC128M16IP-DI es compatible con JEDEC DDR3 y está diseñado para cumplir con todas las características clave de DDR3(L)DRAM.

Funciones, beneficios y aplicaciones clave

Todas las entradas de control y dirección están sincronizadas con un par de relojes diferenciales suministrados externamente, y todas las E/S están sincronizadas con DQS de un solo extremo o pares de DQS diferenciales.

Además de su funcionamiento de alta velocidad, el NT5CC128M16IP-DI ofrece una gama de funciones diseñadas para garantizar la integridad de los datos, el ahorro de energía y la integridad de la señal. Autoactualización automática (ASR)TS con DRAM incorporada, actualización automática y modo de actualización automática, actualización automática de matriz parcial (PASR) y modo de apagado, todos funcionan juntos para optimizar el uso de energía. DS configurable para compatibilidad del sistema, terminación en chip configurable y calibración ZQ para precisión de impedancia DS/ODT a través de pads ZQ externos (240 ohmios ±1%) garantizan la integridad de la señal. La nivelación de escritura a través de la configuración MR y la nivelación de lectura a través de MPR garantizan la sincronización de la señal. El NT5CC128M16IP-DI también está diseñado con SSTL_15 para DDR3 (VDD/VDDQ=1.5V(±0.075V)) y SSTL_1353 para DDR3L (VDD/VDDQ=1.35V(-0.067/+0.1V)) interfaces y fuente de alimentación.

Características clave:

• Compatible con JEDEC DDR3
• Arquitectura de captación previa 8n
• Reloj diferencial y luz estroboscópica de datos
• Doble velocidad de datos en DQ, DQS y DM
• TS de actualización automática (ASR) con DRAM incorporada
• Actualización automática y modo de actualización automática
• Actualización automática de matriz parcial (PASR)
• Modo de apagado DS configurable para compatibilidad del sistema
• Terminación configurable en chip
• Calibración ZQ para precisión de impedancia DS/ODT mediante pads ZQ externos (240 ohmios ±1%)
• Nivelación de escritura mediante configuración MR
• Leer nivelación mediante MPR
• SSTL_15 para DDR3: VDD/VDDQ=1,5 V (±0,075 V)
• SSTL_1353 para DDR3L: VDD/VDDQ=1,35 V (-0,067/+0,1 V)

Solicitud:

• Tablero de control Antminer S9
• Otras aplicaciones de uso general que requieren transferencia de datos de alta velocidad